警示：以招聘为由收取培训费，提供培训贷款，缴纳体检、服装、押金等费用，都属违法行为；一经发现，请立即向110或12333举报！
职位描述
岗位职责
1.负责完成芯片的顶层/Block级RTL（Verilog或System Verilog）设计，以及芯片的集成和测试。
2.完成模块级的PPA（Performance，Power，Area）优化。
3.参与芯片的物理设计：综合，扫描链插入，ATPG产生，平面布置，布局和布线，时序收敛，形式验证，静态时序分析，后注释仿真。
4.与验证团队合作，协同完成Block级，顶层级验证工作。
岗位要求
1.硕士学历，微电子或相关专业，熟悉数字IC设计流程；
2.精通Verilog，System Verilog或VHDL的RTL设计，熟练使用EDA工具,能够独立解决技术问题；
3.熟悉Linux系统，掌握至少一种脚本语言(Python/shell/tcl/perl等)；
4.熟悉高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先；熟悉片上互联总线设计(含一致性）优先。
5.有良好的团队沟通能力和合作精神；
1.负责完成芯片的顶层/Block级RTL（Verilog或System Verilog）设计，以及芯片的集成和测试。
2.完成模块级的PPA（Performance，Power，Area）优化。
3.参与芯片的物理设计：综合，扫描链插入，ATPG产生，平面布置，布局和布线，时序收敛，形式验证，静态时序分析，后注释仿真。
4.与验证团队合作，协同完成Block级，顶层级验证工作。
岗位要求
1.硕士学历，微电子或相关专业，熟悉数字IC设计流程；
2.精通Verilog，System Verilog或VHDL的RTL设计，熟练使用EDA工具,能够独立解决技术问题；
3.熟悉Linux系统，掌握至少一种脚本语言(Python/shell/tcl/perl等)；
4.熟悉高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先；熟悉片上互联总线设计(含一致性）优先。
5.有良好的团队沟通能力和合作精神；
工作地址
登录后投递
请先登录后再投递简历