职位描述
岗位职责
负责 SOC 核心模块（总线、时钟复位、低功耗等）与多媒体模块（MIPI 显示、图像处理等）的 RTL 设计与维护
完成多媒体子系统设计/芯片SOC 关键IP开发/系统级集成，负责接口定义、时序协同与通路联调
与验证团队合作定位设计缺陷，与中端团队合作优化代码时序与功耗表现
参与综合、DFT 等前后端协同工作，推进全芯片时序收敛与功耗优化
参与芯片全场景功耗建模分析，落地低功耗设计方案
跟进流片后 bringup 调试，输出技术设计文档
任职要求
微电子，集成电路，电子工程，计算机等相关专业硕士及以上应届毕业生
数字电路基础扎实，熟练掌握 Verilog/SystemVerilog，具备模块级设计仿真能力
熟悉 VCS、Design Compiler 等常用 EDA 工具，有完整数字设计项目经验
了解 AMBA 总线与 SOC 架构，知晓 MIPI/DP 等至少一种多媒体接口或多媒体相关基础原理
逻辑清晰，学习能力强，具备良好的团队协作与问题排查能力
优先条件
有流片或 FPGA 原型验证经验，熟悉 UVM 验证方法学
了解功耗分析工具，或有 AI 辅助芯片设计相关实践经历
获集成电路相关竞赛奖项，或可流畅阅读英文技术文档